کاربرد ترانزیستور JFET

کاربرد ترانزیستور JFET:
قبلاً دیدیم که یک ترانزیستور پیوندی دوقطبی، در مسیر هدایت جریان بین ترمینال های امیتر و کلکتور از دو پیوند PN تشکیل می شود.

اما ترانزیستور اثر میدان (JUGFET یا JFET) پیوند PN ندارد، ولی به جای آن، یک بخش نازک از ماده نیمه رسانای با مقاومت بالا دارد که یک کانال نوع N یا نوع P سیلیکون را در هر انتها تشکیل می دهد که به ترتیب، درین و سورس نام دارند.

دو پیکربندی اصلی برای ترانزیستور اثر میدان وجود دارد: JFET کانال N و JFET کانال P. کانال JFET کانال N، با ناخالصیِ دهنده (Donor) آلاییده می شود. این بدین معنی است که جریان گذرنده از کانال، به فرم الکترون های منفی است (اصطلاح کانال N به همین دلیل است).

به طور مشابه، کانال JFET کانال P، با ناخالصیِ پذیرنده (Acceptor) آلاییده می شود. این بدین معنی است که جریان گذرنده از کانال را حفره های مثبت تشکیل می دهند (اصطلاح کانال P به همین دلیل است).

JFET نوع N رسانایی کانال بزرگ تری (مقاومت کوچک تری) نسبت به کانال نوع P معادل خود دارد؛ زیرا الکترون ها در مقایسه با حفره ها تحرک بیشتری در یک رسانا دارند. این موضوع، JFET کانال N را یک رسانای کارامدتر نسبت به مشابه کانال P قرار می دهد.

قبلاً گفتیم که دو اتصال الکتریکی اهمی در هر دو انتهای کانال وجود دارد که درین و سورس نامیده می شوند. اما در این کانال، یک اتصال الکتریکی سوم نیز وجود دارد که ترمینال گیت نام دارد. اتصال گیت به کانال اصلی نیز می تواند با یک ماده نوع P یا نوع N تشکیل شود.

مقایسه بین اتصالات یک ترانزیستور اثر میدان و یک ترانزیستور پیوندی دوقطبی، در جدول زیر آورده شده است.

نمادها و اتصالات اصلی هر دو پیکربندی JFETها در شکل زیر نشان داده شده است.

نمادها و اتصالات JFET

«کانال» نیمه هادی ترانزیستور اثر میدان پیوندی، یک مسیر مقاومتی است که ولتاژ VDS سبب عبور جریان ID از ترانزیستور می شود. از آن جایی که ماهیت کانال مقاومتی است، یک ولتاژ کاهشی در طول کانال ایجاد می شود که با حرکت از ترمینال درین به ترمینال سورس، مثبت بودن ولتاژ کاهش می یابد.

در نتیجه، پیوند PN یک بایاس معکوس بزرگ در ترمینال درین و یک بایاس معکوس کوچک تر در ترمینال سورس خواهد داشت. بایاس سبب تشکیل یک «لایه تخلیه یا تُنُکی» در کانال می شود که عرض آن با بایاس افزایش می یابد.

اندازه جریان گذرنده از کانال بین ترمینال های درین و سورس، با یک ولتاژ اعمالی بر ترمینال گیت کنترل می شود که بایاس معکوس شده است. در یک JFET کانال N، ولتاژ گیت منفی است، در حالی که ولتاژ گیت JFET کانال P مثبت است.

تفاومت اساسی بین JFET و BJT، این است که وقتی پیوند JFET بایاس معکوس می شود، جریان گیت عملاً صفر است، در حالی که جریان بیس BJT همیشه مقداری بزرگ تر از صفر خواهد بود.

بایاس یک JFET کانال N

نمودار بُرش مقطعی شکل بالا، یک کانال نیمه هادی نوع N را با یک ناحیه نوع P نشان می دهد که گیت نامیده می شود و در کانال نوع N پخش می شود و یک بایاس معکوس پیوند PN را تشکیل می دهد و وقتی که ولتاژ خارجی اعمال نشده باشد، سبب تشکیل ناحیه تخلیه در اطراف می شود.

بنابراین، JFETها قطعات مد تخلیه ای نامیده می شوند.

این ناحیه تخلیه، یک پتانسیل کاهشی تولید می کند که ضخامت آن در اطراف پیوند PN تغییر می کند و گذر جریان در کانال را با کاهش پهنای مؤثر آن و در نتیجه، افزایش مقاومت کلی خود کانال محدود می کند.

در نتیجه، مشاهده می کنیم که بیشترین ناحیه تخلیه شده در ناحیه تخلیه، بین گیت و درین قرار دارد، در حالی که ناحیه ای با کم ترین تخلیه، بین گیت و سورس واقع شده است.

بنابراین، کانال JFET با ولتاژ بایاس صفر اعمالی (یعنی پهنای ناحیه تخلیه تقریباً برابر با صفر باشد) هدایت می کند.

اگر ولتاژ گیت خارجی وجود نداشته باشد (VG=0)، و ولتاژ اعمالی به درین-سورس (VDS) کوچک باشد، جریان اشباع ماکزیمم (IDSS) از درین به سورس کانال خواهد گذشت که فقط با ناحیه تخلیه کوچکی در اطراف پیوندها محدود شده است.

اگر یک ولتاژ منفی کوچک (-VGS) به گیت اعمال کنیم، اندازه ناحیه تخلیه شروع به افزایش می کند و در نتیجه ناحیه مؤثر کانال و جریان گذرنده از آن کاهش می یابد.

در این حالت می گوییم نوعی اثر فشردگی (Squeezing Effect) رخ داده است. بنابراین، با اعمال ولتاژ بایاس معکوس، پهنای ناحیه تخلیه افزایش می یابد که سبب کاهش رسانایی در کانال می شود.

از آن جایی که پیوند PN بایاس معکوس شده است، جریان کمی از گیت گذر خواهد کرد. اگر ولتاژ گیت (−VGS) منفی تر شود، پهنای کانال کاهش می یابد و این کاهش تا جایی ادامه خواهد داشت که دیگر جریانی بین درین و سورس برقرار نباشد.

در این حالت می گوییم FET تنجیده شده (Pinched-off) که مشابه ناحیه قطع (Cut-off) در BJT است. ولتاژ در هنگام بسته شدن کانال، ولتاژ تنجیدگی یا پینچ آف (Pinch-off) یاVP نامیده می شود.

تنجیدگی کانال JFET
در ناحیه تنجیده یا فشرده، ولتاژ گیت (VGS) جریان کانال را کنترل می کند و VDS اثر کمی دارد و یا بدون تأثیر است.

نتیجه این است که FET مانند یک مقاومت کنترل شده با ولتاژ عمل می کند که وقتی VGS=0 است، مقاومت آن برابر با صفر و وقتی ولتاژ گیت یک مقدار منفی بزرگ باشد، مقاومت RDS ماکزیمم خواهد بود. در شرایط عملکرد عادی، گیت JFET همیشه نسبت به سورس بایاس منفی است.

ضروری است که ولتاژ گیت هیچ گاه مثبت نشود؛ زیرا اگر همه جریان کانال نیز از گیت بگذرد و از سورس عبور نکند، JFET آسیب خواهد دید. بنابراین، برای بستن کانال، موارد زیر را داریم:

• ولتاژ گیت (VGS) نداشته باشیم و VDS از صفر افزایش یابد.
• ولتاژ VDS نداشته باشیم و کنترل گیت از صفر به مقادیر منفی کاهش یابد.
• ولتا ژهای VDS و VGs تغییر کنند.

مدل JFET

ترانزیستور اثر میدان پیوندی کانال P دقیقاً مشابه کانال N که در بالا گفته شد عمل می کند. اما دو تفاوت وجود دارد:

• جریان کانال به دلیل وجود حفره ها مثبت است.
• پلاریته ولتاژ بایاس را باید برعکس کرد.

مشخصه خروجی یک JFET کانال N مطابق شکل زیر است.

مشخصه خروجی V-I یک FET پیوندی

ولتاژ VGS اعمالی به گیت، جریان درین-سورس را کنترل می کند. ولتاژ VGS، همان ولتاژ اعمالی بین پایه های گیت و سورس است، در حالی که VDS، ولتاژ اعمال شده بین درین و سورس را نشان می دهد.

از آن جایی که ترانزیستور اثر میدان پیوندی، یک قطعه کنترل شده با ولتاژ است، هیچ جریانی از گیت آن نمی گذرد. بنابراین، جریان سورس (IS) گذرنده از آن، برابر با جریان درین (ID) است.

منحنی های مشخخصه مثال بالا، چهار ناحیه مختلف عملکرد یک JFET را نشان می دهد، که به صورت زیر هستند:

ناحیه اهمی:
وقتی VGS=0 باشد، لایه تخلیه کانال بسیار کوچک بوده و JFET مانند یک مقاومت کنترل شده با ولتاژ کار می کند.

ناحیه قطع:
این ناحیه، به عنوان ناحیه فشردگی نیز شناخته می شود که در آن، ولتاژ گیت VGS به اندازه ای است که سبب می شود JFET به دلیل بزرگ بودن مقاومتش مانند یک مدار باز عمل کند.

ناحیه اشباع یا فعال:
در این ناحیه، JFET به یک هادی مناسب تبدیل می شود و با ولتاژ گیت-سورس (VGS) می توان آن را به سادگی کنترل کرد. در این حالت، ولتاژ درین-سورس (VDS) تأثیر ناچیزی خواهد داشت.

ناحیه فروشکست:
در این ناحیه، ولتاژ بین دیرین و سورس (VDS) به اندازه ای بزرگ است که سبب می شود کانال مقاومتی JFET فرو بشکند و حداکثر جریان کنترل نشده از آن بگذرد.

منحنی های مشخصه یک ترانزیستور اثر میدان پیوندی کانال P، مشابه منحنی هایی است که در بالا ارائه شد؛ با این تفاوت که جریان درین ID با افزایش ولتاژ گیت-سورس مثبت، کاهش می یابد.

وقتی VGS=VP باشد، جریان درین برابر با صفر خواهد بود. در شرایط عملکرد نرمال، VGS بین مقادیر 0 و VP
بایاس می شود. در نتیجه می توان جریان درین را برای نقطه بایاس در ناحیه اشباع یا فعال، به صورت زیر محاسبه کرد:

دقت کنید که مقدار جریان درین بین صفر (فشردگی) و IDSS (جریان ماکزیمم) خواهد بود. با دانستن جریان درین ID و ولتاژ درین-سورس (VDS)، مقاومت RDS کانال را می توان به صورت زیر محاسبه کرد:

که در آن، gm «بهره هدایت انتقالی» نامیده می شود. دلیل این نام گذاری این است که JFET یک قطعه کنترل شده با ولتاژ است و نرخ تغییر جریان درین را نسبت به تغییر ولتاژ گیت-سورس نشان می دهد.