لیپ فلاپ D یا D-type Flip Flop

لیپ فلاپ D یا D-type Flip Flop:
لیپ فلاپ D یا D-type Flip Flop نوعی اصلاح یافته از فلیپ فلاپ های ست-ریست (Set-Reset) یا SR است، اما برای جلوگیری از این که ورودی های R و S هم زمان در یک سطح منطقی باشند، یک معکوس کننده (Inverter) یا گیت NOT به این نوع فلیپ فلاپ افزوده شده است.

یکی از بزرگ ترین معایب مدارات بای استابل (Bistable) گیت پایه ای SR NAND این است که شرایط ورودی تعریف نشده SET=0 و RESET=0 ممنوع است.

این شرایط منجر به این می شود که هر دو خروجی در سطح یک منطقی باشند و عمل لچ کردن (Latching) فیدبک را دو بار انجام دهد.

هر کدام از ورودی ها که اول به سطح منطقی یک برود، کنترل خود را از دست می دهد، در حالی که ورودی دیگر هنوز در سطح صفر منطقی است و کنترل حالت نهایی خروجی را در دست دارد.

به منظور جلوگیری از این اتفاق، یک معکوس کننده می تواند بین ورودی های SET و RESET متصل شود و نوعی دیگر از فلیپ فلاپ ها را تولید کنند که با عناوین لچ داده (Data Latch)، فلیپ فلاپ تاخیری (Delay Flip Flop)، بای استابل نوع D یا D-type Bistable و یا فلیپ فلاپ نوع D شناخته می شوند.

فلیپ فلاپ D، بدون شک یکی از مهم ترین انواع فلیپ فلاپ های کلاک دار است؛ زیرا این فلیپ فلاپ اطمینان حاصل می کند که ورودی های R و S به صورت هم زمان با یکدیگر در سطح منطقی صفر نباشند.

فلیپ فلاپ D، از یک فلیپ فلاپ RS ساخته شده است که یک معکوس کننده بین ورودی های R و S افزوده شده است و داده ورودی تکی D مطابق شکل زیر به فلیپ فلاپ وارد می شود.

این داده ورودی تکی که با عنوان D مشخص می شود، بدون تاخیر به ورودی SET فلیپ فلاپ اعمال می شود.

همچنین معکوس شده ورودی D را به ورودی RESET فلیپ فلاپ وارد می کنند. بنابراین از یک فلیپ فلاپ حساس به سطح RS، یک فلیپ فلاپ حساس به سطح D ایجاد می شود که در آن S=D و R = NOT D است.

در یک فلیپ فلاپ نوع RS، دو ورودی وجود دارد. یکی از این ورودی ها برای SET کردن خروجی و ورودی دیگر برای RESET کردن آن است.

از طریق اتصال یک معکوس کننده (گیت NOT) به فلیپ فلاپ RS می توانیم فلیپ فلاپ را با استفاده از فقط یک ورودی ست و ریست کنیم، در واقع در این نوع فلیپ فلاپ دو سیگنال ورودی مکمل یکدیگر شده اند.

مکمل بودن ورودی ها منجر به جلوگیری از این خطای ذاتی موجود در لچ های RS می شود که در این لچ ها نباید دو ورودی هم زمان در سطح LOW باشند (این حالت در فلیپ فلاپ SR ممکن نیست).

ورودی تکی، ورودی داده نام دارد. اگر ورودی داده در حالت HIGH نگه داشته شود، فلیپ فلاپ نوع D ست می شود و اگر این ورودی در حالت LOW باشد، خروجی تغییر حالت می دهد و ریست می شود.

اگرچه این حالت معمولا بی معنی است؛ زیرا خروجی فلیپ فلاپ در هر پالس اعمالی به ورودی داده تغییر می کند.

برای خودداری از این عمل، یک ورودی اضافی دیگر نیز به فلیپ فلاپ افزوده شده است که ورودی کلاک یا فعال ساز (Enable) نام دارد و داده های ورودی را از مدار لچ فلیپ فلاپ (بعد از این که داده های مطلوب ذخیره شدند) ایزوله می کند.

تأثیر این ورودی در این است که وضعیت داده ورودی فقط در صورتی در خروجی Q کپی می شود که پالس ساعت یا کلاک فعال باشد. بنابراین پایه و اصول کار یک فلیپ فلاپ نوع D به این صورت شکل گرفته است.

فلیپ فلاپ نوع D تا زمانی که پالس ساعت در سطح HIGH باشد، هر سطح منطقی که به ترمینال داده اعمال شود را در خروجی ظاهر کرده و ذخیره سازی می کند.

اگر پالس کلاک به سطح LOW برود، ورودی های ست و ریست فلیپ فلاپ هر دو در سطح یک نگه داشته می شوند و در نتیجه خروجی فلیپ فلاپ تغییر نخواهد کرد و هر داده ای را که قبل از گذار حالت سیگنال کلاک در خروجی ظاهر شده بود را ذخیره می کند.

به عبارت دیگر خروجی در سطح صفر یا سطح یک لچ می شود. جدول درستی فلیپ فلاپ نوع D در زیر آورده شده است.

توجه کنید که علامت های↑و↓ جهت پالس ساعت را نشان می دهند؛ زیرا فلیپ فلاپ نوع D حساس به لبه است و در لبه ها تریگر می شود.